1樓：匿名使用者
跟小學乘法一樣，個位是'1',直接加到acc裡面，是'0'則跳過；十位若是'1'則左移一位，然後加到acc裡面，是'0'就跳過，不管；類推，百位是'1'，則左移兩位，然後加到acc，......
dcba*1010=
=> dcba----------<=1
+.....0000----------<=0+.......dcba-------<=1+........0000--------<=0_____________
=>dc[b+d][a+c]a
....
觀察，你會發現，乘數的各位控制著被乘數的有無，以及移位的位數。vhdl可以寫成兩種，【1】時序乘法；【2】硬體乘法。時序乘法耗費資源少，速度慢；硬體乘法速度快，耗費資源多。
硬體乘法的各個『列』是一個帶進位的累加器；其『行』也是累加器，且其值要麼是被乘數，要麼是全『0』。總體是一個矩陣加法器。載入乘數和被乘數，即刻得到『積』 ！
現代cpu的內部大概如此。32位乘法器用時序法，耗費資源很少，約32+32+64+64+6＝198個暫存器單元；而硬體乘法則消耗大約32x32＝1024+64＝1088個暫存器單元(5倍)。
fpga的vhdl語言的加減乘除運算可以直接計算嗎。
2樓：無名人氏一個
乘除的乘除數好像都要是2的幾次方，被乘除數為整數型別，結果也為整數，加減的話沒有要求，你上面寫的a,b可以直接加減，還有，不同型別的加減法的話，必須要運算子過載，也就是要，use ieee.std_logic_unsigned.all。
3樓：匿名使用者
vhdl 中的求和操作符包括加減操作符和並置操作符加減操作符的運算規則與常規
的加減法是一致的vhdl 規定它們的運算元的資料型別是整數。如果加
減運算子的其中一個運算元或兩個運算元都為整型常數則只需很少的電路資源
4樓：匿名使用者
變數可以直接用運算的。
5樓：匿名使用者
加減乘可以直接操作，浮點數除外，除法不能直接操作，目前的綜合工具暫時還不支援直接的除法。
vhdl語言中如何使用移位指令
1 vhdl語言介紹 vhdl 的英文全名是vhsic hardware description language vhsic硬體描述語言 vhsic是very high speed integrated circuit的縮寫，是20世紀80年代在美國國防部的資助下始創的，並最終導致了vhdl語言的...
c語言九九乘法表，C語言輸出九九乘法表
九九乘法表共9行9列，重點考察for迴圈的掌握情況。下面給出了輸出完整乘法表 右上 右下 左上 左下乘法表的 1 一 輸出完整的三角形 include int main return 0 2 二 輸出右上三角形和左上三角形 include int main printf n return 0 3 三...
組合語言作業，9 9乘法表，高分懸賞
這個帖子 是32位的,要使用就自己修改 又看了一下,我寫的這段 和你要求的輸出不一樣,我的本意是輸出表指標.看到你發的 才知道你要的是乘法的乘數和被乘數來表示錯誤地點.al 乘數 ah 被乘數 cl 更正被乘數 由此你可以在輸出的地方在輸出當前的al和ah或cl就ok需要注意的就是 內值的變動來選擇...