1樓：匿名使用者
此題關鍵是：對三態門g1使不能（c=0）時，與門輸入端d狀態的分析。此時，g1輸出端為高阻狀態（等同於開路），d端狀態由該端所接的10kω下拉電阻決定。
邏輯電路輸入端接下拉電阻的目的是使該端處於低電平狀態。而該端流出的電流i(il)會因電阻的存在導致該端輸入電壓＞0，若此電壓大於邏輯閘的高電平最低輸入電壓，該端雖接有下拉電阻但輸入的卻是高電平。因此，下拉電阻的取值不能過大。
①對於ttl邏輯閘，其輸入端流出的電流i(il)較大，對於第一代ttl電路，其下拉電阻須≤1.4kω。 圖中的下拉電阻為10kω，遠超限值。
當c=0時，有d=1。因此，d=(bc)'，則y=(a(bc)')'=a'+bc。
②對於cmos邏輯電路，其輸入端流出的電流i(il)極小，下拉電阻可達mω。當c=0時，d=0。因此，d=b'c，則y=(ab'c)'=a'+b+c'。
注意，若是低功耗ttl邏輯電路（lsttl），其下拉電阻取值可達15kω，對於本題，結果則與cmos一樣。第一代ttl早已被淘汰，ttl也基本被cmos取代，所以本題的知識點是比較陳舊的！
電工電子技術基礎，邏輯函式符號 如圖，圖中a中門表示什麼，中間有個1的那個
2樓：小溪
下方的1，是一個非門，屬反向電路，具有隔離、緩衝功能。
3樓：匿名使用者
應該是恆等門或緩衝門的一類。
電工電子技術基礎，邏輯函式運算 如圖，圖中的運算對嗎
4樓：俞根強
對的，將 ab 合在一起，看成一個，是一題重要的測試
電子技術基礎 根據時序邏輯電路圖求激勵方程表示式 激勵方程是什麼
5樓：瑩紗之夢
激勵方程就是時序電路中觸發器的輸入方程，譬如時序電路中用的是d觸發器，則d觸發器的輸入端的邏輯函式就是這個時序電路的激勵方程
邏輯電路基礎邏輯函式表示式怎麼確定的
6樓：
邏輯真值表如下：或：有一真，則真；且：全為真，則真；非：若為真，則假；同或：相同，則真；異或：相異，則真。
數位電子技術的題！求電路邏輯函式f表示式，請大神幫忙！
7樓：黑豹
如圖紅字所示，譯碼器支路的邏輯是：
y = ab
與選擇器的狀態無關。選擇器只要寫出 ab 為 00 、01 、10 的子項。
y = ab + 0 + a'bc' +ab'd'
= ab + bc' + ad'
為什麼互為反函式的兩個函式的圖象關於直線yx對稱
假設有點a m,n 在f x y的圖象上,即n f m 那麼根據定義可以得到m f n 也就是b n,m 在圖象上,而ab兩點關於y x對稱 所以得證 因為原本的x變成了y y變成了x 也就是 原本的x等於後來的y 所以互為反函式的兩個函式的圖象關於直線y x對稱 這是定則函式是可以用影象表示出來的...
為什麼互為反函式的兩個函式的圖象關於直線y x對稱
因為反函式就是自變數與因變數相互交換，即x,y交換，在影象上就表示為x軸與y軸交換，在x y這條線上的點是不變的，其他的就關於它對稱。為什麼互為反函式的兩個函式影象關於y x對稱 是這樣，如果兩個函式互為反函式，那麼顯然，原函式上 有點 x0,y0 反函式上必有點 y0,x0 這兩個點在直線x y ...
為什麼函式有極值就是導數有兩個不同實根
誰和你這樣說的 比如y x 2 1 極值點為0 極 小 值為1 二階導數為2 沒有解 數學函式求導後的導函式有兩個相等的根這是否說明此函式沒有極值？20 明白樓主的意思。但樓主的結論是錯誤的，不能說明函式 沒有價值！令導函式等於0，得到兩個相等的實根，說明原函式有一個駐點，這個駐點，可能是極值點，也...