FPGA開發板上面沒有FLASH

1樓：達人

沒有flash做大專案的話還是有影響的。

執行較大專案rom肯定不夠，一定需要flash的。

沒有flash是不能固化程式的。

rom通常是用來飢脊儲存啟動程式的，就是為了防止你折騰開發板的時候失手把啟動程式弄壞了，板子啟動不了，此時通常有自救的程式。把啟動程式寫入記憶體，有的板子甚至可以自動寫入flash。有的爛蘆滲板子這個儲存啟動程式的介質用的是nor flash。

ram和flash是分開的，通常嵌入式的微控制器是不帶儲存介質的，只有幾譁雀個暫存器。以arm的板子為例，通常微控制器是arm7或arm9，外接兩片sram做記憶體用，一般達不到g，64m的比較多，再接nand flash做硬碟用，有必要的話，在arm上移植了linux，可以掛接u盤。

2樓：網友

當然不行了，現在做的板子上面一般用洞做帶的是epcs，這就是一胡鬧個flash，當然你也可以用內部的rom，但是太小了，做較大的專案肯定納蘆是要flash的。

3樓：網友

對是不能固化程式的需要每次都重新燒一次。

fpga與flash之間怎麼連線，還有配置是什麼意思？如果想把一些比較大的資料通過fpga處理，但是fpga內建的r

4樓：屁狗的痛

1. 首先在fpga建立乙個spi匯流排介面，cs,clk, di, do訊號。

2. 參照選定的flash型號，比如winbone,st等廠家的，查閱datasheet看它的協議標準。

3. 理應上flash 都是標準，xilinx ise應該有完整ip core的支援。如果您有興趣自己寫**完成也很快，熟悉vhdl，verilog語言也很快，也可以選擇google一下源**，想必網上也一大把。

4. 硬體連線可以完成spi bus的基本讀寫功能，但是flash命令的處理硬體完成有點不可思議。這句話啥意思？

硬體連線還需要寫語言？：首先你需要spi 匯流排的通訊協議，cs為0/1時enable/disable spi匯流排，clk是8/16/32位週期且上公升沿/下降沿，通常是8位clk模式，di為資料位輸入，do是資料位輸出。

這些可以通過在fpga硬體邏輯（計數器，觸發器，移位暫存器，與非門等）來組建完成，也就是你所說的硬體。不同的開發工具都大同小異，xilinx和 atera的開發工具都具備這些功能。提問者的感言：

你就是當代的活雷鋒，太感謝了！