1樓：老的水牛
oc門與普通閘電路的輸出函式是相同的，只是驅動能力大些。
2樓：匿名使用者
y＝（ab與非）與（c•0與非）
集電極開路門可以實現＂線與＂的功能，即其輸出端直接連線可實現邏輯與的功能。
ttl整合閘電路中的多發射極電晶體工作原理/ttl與非閘電路/ttl集電極開路門工作原理
3樓：華工壞師兄
多發射極電晶體一bai般用作du為ttl電路中的第一個管zhi子，它有dao兩種重要的作用：回
（1）提高電路速度：答因為當電路由開態轉變為關態時，多發射極電晶體即首先進入過飽和狀態，然後才驅使其後面的電晶體截止，故多發射極電晶體具有抽出它後面的電晶體基區中過量儲存電荷的作用，多個發射極，這種抽出作用更大，從而可提高電路的開關速度，這也是ttl電路開關速度較高的一個重要原因。
（2）提高整合度：因為一個多發射極電晶體實際上也就起著幾個電晶體的作用（用以實現與非門的功能），所以在高速積體電路中，有利於提高整合度。
4樓：使臣
我想你是問多發射極電晶體的電流特性
我用74系列的ttl與非門來解釋，它採版用多發射極的設計，所以當輸入權為低電平時，輸入電流實際就是發射極電流ie，而由於採用多發射極，假設用了兩個發射極，那麼它的每一個輸入端上的輸入電流實際為ie/2，無論有多少個發射極，總電流不變，仍為ie。
當輸入為高電平時，此時三極體倒置工作，輸出低電平，而輸入端會產生漏電流，此時就要注意了，每一個輸入端都要算一個漏電流，此處容易產生錯誤。
5樓：匿名使用者
這個多發極設計，其實可以直接理解為多個二極體並聯，完成的功能也是這個，沒有啥特別的。
集電極開路的ttl與非門很容易實現什麼功能
6樓：匿名使用者
集電極開路的ttl與非門很容易實現電平轉換的功能.
光電編碼器集電極開路輸出是什麼意思？，輸出的還是ttl電平嗎？和電壓輸出的區別是什麼
7樓：匿名使用者
集電極開路輸出是oc,即集電極和其它的線或電源沒有連線。輸出可以是ttl電平，輸出加一個上拉電阻到5v，就是ttl電平。也可以是其它電壓的電平，看輸出的集電極允許的電壓而定加上拉電阻後連多高的電壓。
輸出是電晶體飽和或截止，不是輸出電壓電平。
為什麼ttl集電極開路門可以並聯使用
8樓：無畏無知者
既然你都瞭解是ttl集電極開路了，想想下，能不能想明白？你可以畫出兩三個共射極的三極體電路，然後，這些三極體卻共用一個集電極電阻，先不考慮輸入與輸出的邏輯關係，這樣的並聯是否可以呢？？
9樓：匿名使用者
ttl集電極開路門輸出並聯使用，因為輸出是集電極開路，不連線電源時，沒有電流輸出內或輸入，就不必考慮器件匹容配損壞。輸出並聯可以進行輸出的與運算。如並聯後加一上拉電阻，這樣，只有當輸出都截止時，輸出才會輸出高電平。
漏極開路輸出和集電極開路輸出一樣嗎 都是什麼意思
這兩種電路的結構非常相似，不同點只是用到的電晶體不同，具體使用的方法專也一樣。漏極是屬場效電晶體fet的一個腳的名稱，所謂漏極開路就是指驅動用的電晶體為fet，且fet的漏極是開路的 即漏極與vcc不相連 集電極是三極體bjt的一個腳的名稱，所謂集電極開路就是指驅動用的電晶體為bjt，且bjt的集電...
同型號的閘電路,比如TTL閘電路與非門,型號一樣,那
沒標明的復話,可以認為一樣制吧 不過實際上因該是bai有差的。平均du延遲時zhi間tpd反映了邏輯閘的開dao關特性,是閘電路開關速度的引數,它表示閘電路在輸入脈衝波形的作用下,其輸出波形相對於輸入波形延遲了多長的時間.也就是說,tpd越小,整合數位電路的工作速度就會越快 所以他是引數,可變 為什...
TTL與非閘電路晶片有關引腳規定接1電平,在實際電路中為什麼不能懸空而必須接vcc
ttl電路輸入允許懸空，懸空是高電平 cmos電路輸入不允許懸空，因為懸空時電平不確定。對於ttl，實際電路中不懸空一般有以下目的 1 懸空時，抗干擾能力稍差。2 懸空時，更換cmos器件時，電路不能通用。為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?實際電路中，與非門...