鋅鍍層缺陷應該如何檢查?

2025-02-06 00:15:18 字數 1901 閱讀 4703

1樓:匿名使用者

外觀。零件應無起泡、剝落、手跡等,允許有輕微的水痕;除允許外不得有無鍍層現象,允許有輕微的夾具接觸點;鈍化膜應為活躍的彩虹色,允許鈍化膜有輕微的劃傷,但不允許有脫落現象;外觀檢查一般應按標準樣件進行,大零件應檢查100%,小零件採取抽檢。

結合強度。鍍層的結合強度檢查,可用鋼針或刀片在鍍層上交叉劃割,觀察交叉處有無起皮、脫落現象來判定。

氣孔率。鋅鍍層的氣孔率一般可不檢查。若檢查其方法如下:

用濾紙溼透試驗溶液,貼附在鍍層表面,保持5min左右,濾紙上出現藍色小點,說明鍍層有氣孔。如每平方釐公尺上不超過3個小點,則認為合格。

測定孔隙率時,將下面溶液l:1混合用。

a.氧化汞(hgo)

30g鹽酸(hcl,相對密度1.1g)

30ml明膠。

3~10g蒸餾水。

970mlb.

赤血鹽[k3fe(cn)6]

20g蒸餾水。

1000ml

厚度檢查。鍍層厚度可用千分尺、塞規、螺紋環規等檢查,也可用點滴法檢查。點滴法是用吸管吸取溶液,在測定點進行點滴,每滴溶液保持lmin後用藥棉擦去,再滴第二點,直到暴露基體金屬為止,根據總的滴數計算鍍層厚度。

點滴液的配方:

碘化鉀(ki)

200g/l

碘(i)100g/l

溶液用蒸餾水配製,每滴溶液在不同溫度下所去除的鍍層厚度見表。

每滴溶液去除的厚度。溫度/℃

去除厚度/μm

相關技術問答·

2樓:阿幌

用濃硫酸?沒鍍好的話應該有氧化還原反應發生。

如何檢測鍍鋅層厚度?

3樓:乾萊資訊諮詢

1、最簡單直觀的方法是採用「塗層測厚儀」進行測試可直接讀出厚度值,厚度單位設定應為微公尺,該方法為非破壞性測試法,是生產廠家檢驗以及產品驗收採用最普遍的方法。

2、是選取一段樣件,對其稱重,然後將其浸沒在氯化銻溶液裡,將其鍍層全部脫除乾淨,再稱重二者之差得出單位面積的附著量,通常算出的為每平方公尺的附著量,然後,通過公式計算出該試樣平均厚度。

鍍鋅層厚度的國家標準。

gb/t 13912-2002國家標準 ,風管鐵皮都是厚度<的,即區域性35μm,平均4535μm。

4樓:運映次凌香

金屬結晶的過程都有形核和長大兩個階段坦滑。即首先在液體中形成具有一定尺寸的晶核,然後晶核周圍的液體原子不斷凝聚到晶核上,使晶核長大成乙個晶粒。

當液態金屬的溫度下降到森信枝凝固點以下後,液體內部的晶胚較多,但能否長大到一定的尺寸成為晶核則受到外界各種因素的影響。晶核的個數決定此敏了結晶後晶體晶粒的大小,晶核越多,晶粒也越多,但尺寸越小。

鍍層形成晶核的途徑有以下幾個方面:一是依附於鋼帶表面的雜質,如鐵粉、油汙殘留物、鹼漬等,這些途徑形成的晶核往往是不理想的,導致鋅花不均勻或鍍鋅不良。二是依附於鋼帶表面的凸點,這是鋼帶表面粗糙度影響鋅花大小的原因,原板表面粗糙度大,則鋅花較小。

三是鍍層中溫度較低點,如果鍍層中沒有外來核心,那麼鍍層的過冷度加大,從微觀上看液體中的溫度不均勻現象即溫度起伏加大,溫度較低點便有條件形成結晶核心。

比較這三種途徑,前兩種結晶形核較容易,但鍍層的結合力較差。而第三種結晶速度最慢,是最理想的結晶狀態,結晶後的鍍層結合力強,鋅花均勻性好。

鍍層中有了晶核之後,晶核的長大直至完全結晶就是很容易的事,隨著溫度的下降,液體原子不斷聚集到晶核上,按照一定的規律長大,最後液體全部轉變為固體,便完成了整個結晶過程。最終的結果是乙個晶核形成乙個晶粒,乙個晶粒就是一朵鋅花。其實所謂的大鋅花、小鋅花和無鋅花只不過是晶粒的個數、尺寸不同而已。

在鋅花的交界處即晶界處,原子排列不太規則,結晶時有些難-溶於鍍層中的合金元素和雜質會被驅趕到這裡,形成在晶界處的集聚,叫做晶間偏析,所以腐蝕往往首先從晶界處開始。晶粒越大,這種晶間偏析越明顯,影響也越大。

在ps中如何檢視圖層的畫素大鋅,在PS中如何檢視一個圖層的畫素大小?

全選要檢視的圖層,複製,新建檔案,你要的結果就出來了。所有圖層都一樣的,影象 影象大小就可以看到了 ps中 怎麼檢視單個圖層的尺寸?ps中檢視某個圖層的長寬的畫素方法 1 整個圖層長寬的畫素 包括透明畫素,即滿畫布 這個資料可以參考影象大小的長寬畫素,檢視這個資訊的快捷鍵是alt ctrl i。點開...

性格缺陷,感到對人生和自己很絕望,應該怎麼走出困境

要生存其實很容易。一日三餐,晚上一個睡覺的地方,一個人哪怕做體力活,都是可以生存下來的。多看些積極向上的書籍,實在不行死一次試試,也許覺得活著挺好。人的一生是豐富多彩的,當自己回首往事時遺嘆不要太多。奮鬥會美化你的人生。在刻骨銘心地領悟生活的時候,在心靈得以深層次淨化的時候,有一種萬不可缺少的精神食...

Verilog中的生成塊應該如何理解?謝謝。

他的話有點繞,實際上就是寫verilog的三條語法的應用。寫電路還的考慮可綜合性等等一些東西,和c還是有很大差距的,推薦你一本書 veriloghdl高階數字設計。人家說的是生成塊,確實生成塊有if,for,case 但是不是一般的語句。我感覺生成塊得概念與c語言的預編譯系統相似,ifdef 之類,...